Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде

в 7:18, , рубрики: asic, cadence design systems, design automation conference, fpga, Genus, RTL, simulation, sytemverilog, sytnthesis, Verilog, vhdl, итмо, МИЭТ, ниима прогресс, НПЦ Элвис, Процессоры, Электроника для начинающих

Новости дружественных организаций (Cadence, МИЭТ, ИТМО, НПЦ Элвис и других):

Cadence Design Systems, одна из двух крупнейших мировых компаний в области автоматизации разработки микросхем, 15-16 октября проведет семинары в Московском институте электронной техники (МИЭТ) в Зеленограде и Питерском Университете ИТМО, в котором (по опыту моей поездки 2012 года) студенты очень хорошо понимают Verilog и системы на кристалле.

В семинарах примут участие и три российские компании «Элекроприбор», НИИМА «Прогресс» и НПЦ «Элвис». См. статью про сотрудничество с Imagination Technologies родственной НПЦ «Элвис» организации «Элвис-Неотек» на сайте Роснано.

Среди презентаций я лично рекомендую посмотреть на новый тул для синтеза Genus — я видел и заснял его презентацию в июне на выставке Design Automation Conference в Сан-Франциско:



Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде - 1

Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде - 2

Объявление, которое мне пришло про российский семинар — ниже. На фото справа — я на фоне здания МИЭТ в Зеленограде во время поездки по делам MIPS Technologies в 2011 году. Там люди из Cadence проведут один из семинаров:

Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде - 3

Cadence проводит два Technology Days в Питере в ИТМО 15-ого октября и в Зеленограде в МИЭТе 16-ого октября. Заявки на участие в ИТМО напишите Павлу Кустареву: kustarev@yandex.ru. Заявки на участие в МИЭТ напишите Владимиру Лосеву: dsd@miee.ru.

Адресс ИТМО: СПб, Биржевая линия В.О. 14 «Технопарк ИТМО»

Программа в ИТМО выглядит так:

Technology day at ITMO – Seminar Title:
Virtual Model Prototyping, High Level Synthesis, Synthesis and Digital Implementation by Cadence

9:15 – 9:45 Welcome and Cadence Overview
9:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 -11:30 Break
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 Lunch
13:30 – 14:30 Cadence: Genus the new synthesis solution
14:30 – 15:30 Cadence: Innovus – state of the art digital implementation
15:30 – 15:45 Break
15:45 – 16:45 “Элекроприбор» — experience with Cadence tools
16:45 – 17:45 Выступление преподователей ИТМО
17:45 – 18:15 Round table and open discussions with the speakers

Программа в МИЭТе выглядит так:

09:00 – 09:15 Регистрация.
09:15 – 09:45 Вступление от Cadence; 0:30 hour.
09:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 – 11:30 Кофе – брейк.
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 Обед.
13:30 – 14:45 Cadence: Genus the new synthesis solution
14:45 – 15:00 Кофе – брейк.
15:00 – 16:15 Cadence: Innovus – state of the art digital implementation
16:15 – 16:45 АО «НИИМА «Прогресс» – опыт использования ПО Cadence
16:45 – 17:15 ОАО НПЦ «ЭЛВИС» – опыт использования Cadence Incisive для создания и отладки тестов СнК системного уровня.
17:15 – 18:00 Открытая дискуссия, круглый стол.

Я лично очень люблю тулы от Cadence. Вот например как выглядит на моем экране отладка процессорного ядра MIPS microAptiv UP из пакета MIPSfpga в среде SimVision:

Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде - 4

Автор: YuriPanchul

Источник

Поделиться новостью

* - обязательные к заполнению поля