Intel PAC c FPGA Stratix 10 SX — ускоритель для больших задач

FPGA Intel Stratix 10 SX/GX ^[1], появившиеся в продаже 2 года назад, стали новым словом в области вентильных матриц. Выполненные по минимальному на тот момент 14-нм техпроцессу, они были в два раза производительнее и на 70% энергоэффективнее предшественников. Однако чтобы реализовать все заложенные в FPGA Intel возможности, нужна такая же продвинутая «обертка». Аппаратно-программный конструктив, выпускаемый Intel для использования Stratix в хост-системах, называется Programmable Acceleration Card (PAC) — его очередная версия ^[2] анонсирована в сентябре этого года.

Новый РАС имеет в своей основе FPGA Intel Stratix 10 SX — самую мощную модель из семейства Stratix 10. Напомню вкратце ее основные характеристики:

• архитектура HyperFlex;
• технология производства — 14-нм Tri-Gate (FinFET);
• монолитная фабрика с 5.5 млн логических элементов;
• до 96 дуплексных трансиверных каналов;
• пропускная способность трансиверов до 28.3 Гб/с;
• аппаратная коррекция ошибок в каждом канале трансивера;
• аппаратные контроллеры памяти, поддерживающие DDR4-2666 память;
• блоки цифровой обработки сигналов (DSP) суммарной производительностью до 10 TFLOPS, энергоэффективность до 80 GFLOPS/Вт;
• встроенный 4-ядерный 64-битный процессор ARM Cortex-A53 с частотой до 1.5 ГГц;
• аппаратное ускорение шифрации/дешифрации AES-256, SHA-256/384 и ECDSA-256/384;
• аппаратная поддержка многофакторной аутентификации.

Что же касается самой Programmable Acceleration Card, то ее функциональное устройство выглядит следующим образом.

То же самое более подробно в виде таблицы.

Карта будет доступна в составе серверных продуктов ОЕМ-партнеров Intel (в частности, Hewlett Packard Enterprise) в начале следующего года.

Автор: saul

Источник ^[3]