Митап FPGA-Systems: RnD-цикл современных SoC, физическая имплементация для FPGA и ASIC, обзор систем прототипирования

26 октября в 11:00 стартует первая осенняя встреча сообщества FPGA-Systems в Санкт-Петербурге, организованная совместно с YADRO. Инженеры поделятся опытом и расскажут про разработку ASIC, физический дизайн, новый чип AG32 от AG micro и многое другое. Митап интересен не только богатой программой, но и открытой демозоной с наработками инженеров.

Регистрируйтесь ^[1], чтобы попасть на митап в Питере или получить ссылку на трансляцию в VK, YouTube или Rutube, где можно будет задать вопросы спикерам.

Что в программе

Разработка современных ASIC/SoC от лица физдизайнера, или Кухня бэкенда

Илья Пеплов

Инженер физического синтеза (backend), YADRO

Вас ждет обзор RnD-цикла современных SoC с акцентом на этап проектирования топологии. Какие темы я раскрою в докладе:

• Основные шаги маршрута физического синтеза.

• Организация работы внутри backend-команды.

• Интересные особенности современных чипов.

• Вызовы, с которыми сталкиваются топологи, — например, когда RTL-freeze случается за месяц до тейпаута.

Физический дизайн: FPGA vs ASIC

Александр Власов

Ведущий инженер по разработке СнК в команде физической имплементации, YADRO

Качество логического дизайна проекта зависит от его физической реализации — оборудования, которое будет выполнять загруженную программу. Сейчас FPGA и ASIC — популярные варианты такой имплементации. Уже известны все «pros et cons» этих подходов, понятны критерии, когда FPGA-проект должен стать ASIC.

В докладе я расскажу про сложности перехода от FPGA-реализации исходного RTL в ASIC-парадигму:

• С чего начинается физическая имплементация для FPGA и ASIC.

• Схожесть и кардинальное отличие этапов.

• Что хорошо в FPGA и очень сложно в ASIC.

Как FPGA применяется в научной среде

Александр Бойков

Младший научный сотрудник, Объединенный институт ядерных исследований

Это доклад о технологиях, которые разработало и усовершенствовало научное сообщество. Рассмотрим примеры применения этих технологий в экспериментальных установках и специальные инструменты для решения задач, которые возникают при работе с FPGA.

Запуск Embedded Linux на Hard и Soft CPU Xilinx Zynq

Павел Панкратов

Ведущий инженер-программист отдела проектирования новых поколений технологического стека, YADRO

Яна Булина

Инженер-программист отдела проектирования новых поколений технологического стека, YADRO

Повседневные задачи мира Embedded иногда оказываются не такими тривиальными и хорошо освоенными. Поговорим о параллельном запуске двух ОС на FPGA с процессорной подсистемой и о том, как быть пионером технологий. В докладе мы:

• Рассмотрим необходимые блоки программируемой логики для запуска ОС.

• Поговорим об отличиях подходов для FPGA со встроенным и без встроенного Hard CPU.

• Пробежимся по минимально необходимым компонентам, инструментам для сборки Embedded Linux и их ограничениям.

• Разберемся с Devicetree и компоновкой загрузочного носителя.

• Разгадаем загадку: «Сколько нужно загрузчиков для запуска двух ОС?».

Плата семейства Arduino на СнК RISС-V со встроенной программируемой логикой

Евгений Куклов

Инженер-разработчик устройств

Александр Сыров

Менеджер по развитию бизнеса компании ГетЧипс 

Во время доклада мы познакомим вас с новым поколением микроконтроллеров. Вместе рассмотрим СнК AG32 от AG micro, который объединяет мощь RISC-V, гибкость FPGA и периферию в STM32-совместимых корпусах. В докладе мы:

• Раскроем возможности тесной интеграции между процессором, FPGA и периферией.

• Сделаем обзор инструментов для программирования и отладки AG32.

• Оценим, как новые функции расширяют возможности разработчиков.

Опыт разработки системы прототипирования ASIC

Александр Огурцов

Руководитель отдела FPGA-прототипирования в YADRO

Кратко расскажу о гибкой и масштабируемой системе для FPGA-прототипов, которая позволяет переиспользовать разработанную архитектуру для всех наших проектов. В докладе я сравню подходы к прототипированию ASIC и расскажу про преимущества и недостатки нашей архитектуры FPGA-стендов относительно систем прототипирования на мировом рынке. 

PyUVM для верификации ПО ПЛИС: гайд для чайников 

Венера Фаракшина

Верификатор в АО «ЦКБА»

Если вы только начинаете знакомиться с верификацией ПЛИС, обратите внимание на PyUVM — это Python-библиотека, которая дает возможность создавать тестовые среды на основе методологии UVM. Так верификация становится более доступной для начинающих.

Что будет в докладе:

• Основы методологии UVM и ее применение для верификации.

• Пошаговая настройка среды верификации с использованием PyUVM.

• Примеры написания тестов, моделирования и анализа результатов.

• Обзор типичных ошибок и методов их решения в процессе верификации.

Где и когда встречаемся

26 октября, суббота. Начало конференции — в 11:00, сбор гостей — с 10:30.

В Питере: центр «Петроконгресс», метро Чкаловская. Вход по регистрации ^[1] — она нужна, чтобы закрепить за cобой место в зале.

Онлайн: пришлем ссылку на трансляцию в VK, YouTube или Rutube после регистрации ^[1] на сайте.