Чип, спроектированный в Грузии. 4 часа лекций про ASIC, FPGA, TinyTapeout, с вопросами про тайминг и CDC

После поездки в Грузию (см. пост Хакерспейсы Батуми и Тбилиси + ASIC чип спроектированный в Грузии ^[1]) мы доотладили проект Tbilisi CORDIC и засабмиттили его на сайте TinyTapeout ^[2] для производства на фабрике IHP в Германии, Leibniz‑Institut für innovative Mikroelektronik.

Затем мы устроили две ондайн‑лекции на Zoom‑е — одну на английском, другую на русском. С вопросами и ответами лекции растянулись на два часа каждая, и мы выложили их на YouTube, ВКонтакте и RuTube. Ниже выложенные видео и их содержание на русском и английском.

UPD: В России MPW-сервисами по производству малосерийных чипов для университетов занимается МИЭТ ^[3], см. статью про кооперацию МИЭТ и ТУСУР ^[4].

Часть 1 (на английском + вопросы и ответы на русском) на ВКонтакте:

Часть 2 (на русском) на ВКонтакте:

Ссылки на другие хостинги:

RuTube: Часть 1 ^[5], Часть 2 ^[6].

YouTube: Часть 1 ^[7], Часть 2 ^[8].

Общее содержание (план перед записью)

Чип, спроектированный в Грузии: маршрут проектирования ASIC и прототипирование на FPGA

Презентация Левана Чагелишвили и Юрия Панчула. Темы:

1. ASIC. Коммерческое изготовление дорого, но MPW (shuttle) делает его доступным для университетов, а TinyTapeout для школ и индивидуальных разработчиков.

2. Грузия: древняя культурная традиция и традиция математического образования, сохранившаяся с советских времен.

3. Проект, созданный Леваном: реализация алгоритма CORDIC.

4. Демонстрация на FPGA‑плате Tang Nano 9K с FPGA компании Gowin.

5. Мы демонстрируем проект на FPGA‑плате, но после прототипирования переносим его в ASIC. Реконфигурируемая природа FPGA.

6. И ASIC, и FPGA проектируются с использованием языков описания аппаратуры, в частности SystemVerilog. Что такое маршрут RTL2GDSII.

7. Инфраструктура BGM (Basics‑Graphics‑Music). Используется более чем в 30 университетах; поддерживает 45 FPGA‑плат и несколько инструментальных маршрутов: Xilinx Vivado, Altera Quartus, Gowin (как проприетарные, так и открытые EDA‑инструменты) и Lattice (с использованием открытых инструментов). Принцип: «можно просто выбрать плату и запустить скрипт». BGM включает не только базовые упражнения, но и работу с графикой и музыкой уже на ранних этапах обучения. В BGM также есть упражнения по микроархитектуре с конвейерами и FIFO на уровне задач, встречающихся на собеседованиях при приеме на работу.

8. Вариант шаблона TinyTapeout от Verilog Meetup, позволяющий импортировать lab_top из BGM в инфраструктуру TinyTapeout.

9. Структура ASIC‑проекта Левана.

10. Репозиторий на GitHub, просмотр GDSII, использование стандартных ячеек и отчет статического временного анализа (STA).

11. Юрий или Тимофей (у обоих сейчас есть платы TinyTapeout с изготовленными ранее проектами) демонстрируют, как подключить изготовленную плату к компьютеру и запустить проект. Базовая работа с Web Commander.

12. Важность проектирования ASIC и FPGA для Грузии: включение этих методологий в образовательные программы может способствовать интеграции Грузии в мировую инфраструктуру электронной промышленности.

13. Если останется время: симуляция: как организованы симуляция в Icarus Verilog и самопроверяющийся тестбенч.

14. Если останется время: переход от простых упражнений на макетной плате к FPGA, а затем к ASIC. Можно попросить школьников, участвующих в звонке (Майю, Светлану, Матвея, Тимофея, Ивана), показать свои проекты как примеры такого перехода.

15. Иван Графский при желании может рассказать о других проектах в области электроники в Грузии.

16. Общие вопросы и ответы.

Другие статьи связанные с темой

• Moving your design from FPGA to ASIC using Verilog Meetup variant of the Tiny Tapeout template ^[13]

• An update on the FPGA board setup convenient for the hackathons ^[14]