У Cadence готово IP-ядро хост-контроллера Secure Digital 4.0

Компания Cadence Design Systems, одной из областей специализации которой является разработка объектов интеллектуальной собственности для интегральных микросхем или, говоря короче, IP-ядер, объявила о доступности IP-ядра, реализующего функции хост-контроллера Secure Digital (SD) 4.0 ^[1].

Контроллер дает возможность работать с картами памяти SD на скоростях до 312 МБ/с, что втрое превышает возможности, очерченные предшествующей версией спецификации.

Как утверждается, IP-ядро Cadence SD 4.0 Host Controller соответствует требованиям SD Specification Version 4.0 и на данный момент является самым высокоскоростным решением такого рода, доступным на рынке. В дополнение к режимам Default Speed, High Speed и Ultra-High Speed Phase I (SDR12, SDR25, SDR50, SDR104, DDR50), ядро поддерживает также режимы Ultra-High Speed Phase II (FD156 и HD312), соответствующие скоростям передачи 1,56 и 3,12 Гбит/с.

Контроллер может взаимодействовать со сменными носителями и встраиваемой памятью. Для получения оптимальной производительности, в него встроен механизм DMA и конфигурируемые буферы. Чтобы снизить энергопотребление, предусмотрена возможность независимого включения и отключения сигналов тактовых частот, подаваемых контроллером на карту. Простоту и гибкость использования обеспечивает наличие ведущего интерфейса AMBA AXI для операций с DMA и отдельного ведомого интерфейса AMBA AHB для взаимодействия с CPU. Контроллер поддерживает стандартные драйверы Linux для хоста SD.

Источник: Cadence ^[2]

Источник ^[3]