PLDA и GUC представили решение, включающее контроллер PCIe 3.0 и интерфейс физического уровня для устройств хранения данных

Компании PLDA и компания GUC, специализирующаяся на разработке компонентов микросхем, объявили о выпуске комбинированного решения, включающего IP-ядра контроллера PCIe 3.0 и интерфейса физического уровня (PHY), которое оптимизировано для устройств хранения данных.

Для элементной базы, используемой в устройствах хранения данных, характерными требованиями являются обеспечение целостности данных, снижение энергопотребления и повышение производительности. По словам партнеров, их разработка представляет собой полностью интегрированное и опробованное в кремнии решение для PCIe Gen3, обладающее ключевыми особенностями, востребованными в указанной выше области применения. Речь идет о средствах обеспечения целостности данных, включая LCRC, ECRC, ECC, Parity и CRC, SRIS (Separate Reference Independent SSC) и L1 PM Substates. Ядро контроллера PLDA XpressRICH3 гибко настраивается, поддерживает работу в различных конфигурациях (корневого комплекса, конечной точки, коммутатора и моста). Оно полностью соответствует спецификации PCI Express rev.3.0.

Интерфейс физического уровня GUC PCIe Gen 3 PHY тоже спроектирован специально для использования в устройствах хранения данных. Он основан на фирменном высокоскоростном последовательно-параллельном и параллельно-последовательном преобразователе и с запасом превосходит по производительности требования PCI Express Base Specification rev.3.0, будучи полностью совместим со спецификациями BASE и CEM, и поддерживая такие функции, как SRIS (Separate Reference Independent SSC) и L1 PM Substates.

Оба IP-ядра уже доступны для лицензирования. Также доступна демонстрационная плата с микросхемой, в которой интегрирован контроллер PLDA XpressRICH3 и PHY PCIe 3.0.

Источник: PLDA ^[1]

Источник ^[2]