Третий ежегодный слет hardware-инженеров пройдет в Москве уже через месяц, 29 ноября. Мы расширили целевую аудиторию: в программе найдется интересное не только для мастеров FPGA, но и для RTL-шаманов, гуру верификации и адептов физического дизайна. А еще будут DIY-стенды с «железками» от комьюнити! Больше подробностей — далее в посте.
Рубрика «физический дизайн»
Шестнадцать (sic!) докладов про «железо» за один день: FPGA-Systems 2025 у порога
2025-10-24 в 11:17, admin, рубрики: fpga-systems, RTL, верификация микросхем, ПЛИС, физический дизайнХакатон SoC Design Challenge 2025: три дня «железа» и 245 студентов в Зеленограде
2025-05-14 в 12:57, admin, рубрики: RTL, soc design challenge, UVM, микросхемы, топология, физический дизайнВ середине апреля в МИЭТ прошел четвертый SoC Design Challenge. Студенты из разных уголков России и Беларуси штурмовали задачи по четырем трекам: топологическое и RTL-проектирование, UVM-верификация и системная верификация SoC. Некоторые треки мы разделили на уровни Basic и Basic+, а предварительно провели для участников цикл лекций для погружения в специфику работы. В статье мы разберем задачи хакатона YADRO и МИЭТ, а также расскажем о некоторых командах.