Реализация физического уровня в коммутаторах

в 9:35, , рубрики: etegro, Блог компании ETegro Technologies, интерфейсы, ит-инфраструктура, коммутаторы, Сетевое оборудование

Почти все наши коммутаторы заявлены как PHYless, это вызывает вопросы. Что это значит, в чем особенности, что надо учесть?

По витой паре доступна дальность до 100 метров, по оптике возможна передача от 300 метров с помощью 10GBASE-SR до 80 километров с помощью 10GBASE-ZR. Ситуация радикально меняется, когда совершается переход от внешних кабелей к печатным платам. Из-за огромной плотности сигнальных линий дальность, на которой сигнал сохраняет целостность, измеряется считанными дюймами.

Для связи с коммутационной матрицей (ASIC) порты SFP+ используют электрический интерфейс под названием SFI, а трансиверы оптимизируются для минимизации размера и энергопотребления, места для поддерживающего качество сигнала железа в них нет. Современные коммутационные ASIC (например Broadcom Trident+ и Intel Alta) способны принимать SFI сигналы напрямую с портов, коммутаторы с такой реализацией портов получили название PHYless. Однако, если длинна дорожек не позволяет доставить сигнал без искажений от порта к матрице, необходим дополнительный чип, называемый PHY или SERDES.

Реализация физического уровня в коммутаторах

Чем он занят?

При значительной длинне дорожек происходит искажение сигнала, одной из важных функций чипа является компенсация этого явления, electronic dispersion compensation (EDC), необходимая для работы 10GBASE-LRM и 10GBASE-ER. Также выполняется ряд других задач:

  1. Преобразование электрических интерфейсов (например SFI в XFI, или SFI в KR).
  2. SERDES – преобразование Serial / Parallel (например одна линия SFI в четыре линии XAUI).
  3. Восстановление целостности сигнала и re-timing.
  4. Функции физического уровня, такие как непосредственное кодирование Physical Coding Sublayer (PCS).

Сводная таблица возможностей различных типов реализации физического уровня в коммутаторах:

EDC PHY Lite PHY Retimer PHYless
Clock Recovery (Retiming) X X X
Equalizer X X X
Singal conversion (ex. XLPPI/KR4<->XLAUI, XFI<->SFI) X X
Auto Gain Control (Regeneration for amplitude control) X
Microcontroller and DSP integrated X
EDC for LRM X
Roundtrip Latency (40nm, CMOS from BRCM) 50~70ns 5ns <5ns 0ns
Power Consumption (40nm, COMS from BRCM) 500~700mw/10G port 300mw/10GE port <300mw/10GE port 0mw
Additional Features
IEEE 1588 X
Sync. Ethernet X
MACSEC X
FCoE X
Применение DSP based EDC PHY. Drive SFP+, QSFP+ Modules and Backplanes. Supports 10GBASE-LRM / MACsec / 1588 / FCoE Drive SFP+, QSFP+ Modules and Backplanes Simplex and Duplex Equalizers for Front/Backplane & Chip-2-Chip applications

На примере коммутатора с 48 портами 10G SFP+ и 4 портами 40G QSFP+ (Eos 400 и аналогичный с EDC PHY) можно вывести преимущества и недостатки:

Преимущества:

  1. Снижение энергопотребления на 61Вт (240Вт->179Вт).
  2. Снижение задержек на 50-70нс.
  3. Увеличение MTBF и снижение MTTR.
  4. Существенное снижение цены

Недостатки:

  1. Не поддерживается SFP-10G-LRM(Long Reach Multi-mode).
  2. Нельзя реализовать шлюз FCoE (но работать в FCoE сети может).

Если вам нет необходимости строить сеть с дистанциями между узлами свыше 10км, не нужен FCoE шлюз и точная синхронизация по сети, то PHYless вариант предпочтительней. Меньше стоит, меньше потребляет, надежность выше — что еще надо?

Подавляющее большинство задач подходят под эти рамки :)

Автор: ETegro_Technologies

Источник


* - обязательные к заполнению поля


https://ajax.googleapis.com/ajax/libs/jquery/3.4.1/jquery.min.js