Cadence и TSMC будут вместе создавать инфраструктуру разработки для 16-нанометровой технологии FinFET

в 4:30, , рубрики: Новости, метки:

На сайте компании Cadence Design Systems, специализирующейся на программном обеспечении для автоматизации проектирования электронных приборов, опубликовано сообщение о подписании многолетнего соглашения с TSMC. В рамках соглашения партнеры планируют создать инфраструктуру разработки для 16-нанометровой технологии FinFET. По этой технологии предполагается выпускать микросхемы для мобильных устройств, сетевого оборудования и серверов. Глубокое сотрудничество, начинающееся на более раннем этапе, чем обычно, должно помочь преодолеть трудности проектирования, характерные для FinFET. В результате партнеры смогут предложить заказчикам средства, необходимые для создания высокопроизводительных микросхем со сверхмалым энергопотреблением.

Многолетнее соглашение между Cadence и TSMC направлено на создание средств проектирования 16-нанометровых чипов

Транзисторы FinFET, являющиеся краеугольным камнем в освоении более тонких техпроцессов, позволят улучить показатели быстродействия, энергопотребления и площади кристалла. В отличие от планарных транзисторов FET, они имеют вертикальную структуру канала в форме «плавника», обернутого с боков и сверху затвором. Переход к такой структуре позволяет уменьшить токи утечки и сократить время переключения. В результате сотрудничества между Cadence и TSMC разработчики интегральных схем получат в свое распоряжение точные модели новых транзисторов, необходимые для проектирования продукции нового поколения.

Источник: Cadence

Поделиться

* - обязательные к заполнению поля