Здравствуйте. Меня зовут Дмитрий. Сегодня мы научимся работать с SDRAM памятью и нарисуем множество Мандельброта на экране.
Данная статья является продолжением статьи Создание видеокарты Бена Итера на FPGA чипеЧитать полностью »
Рубрика «Verilog» - 3
Доступ к SDRAM памяти на FPGA и «множество Мандельброта»
2025-04-15 в 16:51, admin, рубрики: fpga, SDRAM, Verilog, множество мандельбротаVSCode, SourceCraft Code Assistant и микроконтроллеры
2025-03-27 в 7:00, admin, рубрики: AI, c++, gd32, makefile, openocd, stlink, stm32, Verilog, vscode, инструкция
Создание видеокарты Бена Итера на FPGA чипе
2025-03-24 в 16:52, admin, рубрики: ben eater, fpga, Verilog, VGA
Здравствуйте. Меня зовут Дмитрий. Данная статья является продолжением статьи Сборка компьютера sap-1 (компьютер Бена Итера) в игре Turing Complete (если вы её не читали то очень советую). Сегодня мы продолжим исследовать блог Бена Итера, но вместо компьютерной игры мы соберем простейшую видеокарту на FPGA чипе.
PAL видеоадаптер на FPGA с буфером кадра
2025-02-14 в 12:16, admin, рубрики: bad apple, cpld, fpga, PAL, Verilog, VGA, Буфер кадра, видеоадаптер, Видеогенератор, ПЛИС
Наверное, каждый второй разработчик на ПЛИС в начале своего пути пытался визуализировать работу своих схем. Кто-то подключал TFT-дисплей, кто-то — VGA монитор. А у меня под рукой оказался только телевизор с композитным входом. Ну что ж, работаем с тем, что есть!
Дисклеймер
СДВИГОВЫЙ РЕГИСТР ИЛИ ТО, О ЧЕМ НЕ РАССКАЖУТ В СТАТЬЯХ ДЛЯ НАЧИНАЮЩИХ :: АТРИБУТЫ СИНТЕЗА
2024-11-28 в 2:44, admin, рубрики: fpga, shift register, Verilog, vhdl, ПЛИС, синтезСдвиговый регистр – это одна из наиболее часто применяемых конструкций в проектах на ПЛИС. Сегодня мы уделим внимание тому, как можно и нужно писать VHDL и Verilog код для сдвиговых регистров, но при этом, чтобы синтезатор понял, что мы хотим реализовать сдвиговый регистр из нескольких триггеров или же задействовать для его реализации специальные ресурсы, такие как SRL регистры.
Разработка цифровой аппаратуры нетрадиционным методом: CGA видеоадаптер на SpinalHDL
2024-11-06 в 6:15, admin, рубрики: dvi, fpga, hdmi, IBM CGA, SpinalHDL, Verilog, ретроВ предыдущей статье (ч.1, ч.2Читать полностью »
Делители часов
2024-10-17 в 22:44, admin, рубрики: counter, digital, fpga, logic programming, VerilogСчетчики и их использование в делителях частоты
Для стабильной работы последовательным схемам нужен надежный тактовый сигнал для обеспечения стабильной синхронизации по времени. Для обеспечения стабильного источника частоты схемы генератора тактовых сигналов используют кварцевый резонатор. Драйверные схемы усиливают сигнал от кристалла (или генератора) в цифровой сигнал, который распространяется на остальные, например, запоминающие устройства в цифровой системе.