Рубрика «Verilog»
Шпаргалка по AXI: Краткое описание интерфейса
2025-11-12 в 6:16, admin, рубрики: amba, AXI, axi4, fpga, interface, SoC, spec, Specification, Verilog, для чайников
В конце сентября – в начале октября в Барнауле прошел кейс-чемпионат «Код успеха». О чемпионате можно прочитать здесьЧитать полностью »
Образовательные технологии опробованные в России — работают и в США
2025-10-29 в 16:01, admin, рубрики: Altera, asic, Cal Poly, fpga, Gowin, SystemVerilog, TinyTapeout, Verilog, vlsi, xilinx
Создание полнофункционального (не-SPI) контроллера SD карт на FPGA чипе
2025-10-11 в 18:35, admin, рубрики: fpga, SDHC, Verilog
Собственный RISC-V процессор: от RTL до симуляции и синтеза под FPGA
2025-09-26 в 16:58, admin, рубрики: cpu, DIY, embedded, fpga, risc-v, RTL, Verilog, архитектура, процессор, симуляция
Создание HDMI контроллера на FPGA чипе
2025-08-18 в 5:17, admin, рубрики: fpga, hdmi, lvds, tmds, Verilog, длинные линии
Здравствуйте меня зовут Дмитрий сегодня мы продолжим исследование FPGA плат. Сегодня мы напишем контроллер HDMI интерфейса для Altera Ciclone.
Итак давайте начнем.
HDMI интерфейс
Работ HDMI интерфейса очень похожа на работу VGA интерфейсаЧитать полностью »
Защитим вдов и сирот от хищных ИИ-стартаперов
2025-08-07 в 16:08, admin, рубрики: AI, Anthropic, chatgpt, claude, deepseek, Electronic Design Automation, ml, SystemVerilog, Verilog
Ставим шину AHB-Lite на ядро YRV
2025-08-01 в 8:42, admin, рубрики: AHB-Lite, Verilog, цифровой синтезВ книге Inside an Open-Source Processor: An Introduction to RISC-V заявлено, что процессор YRV реализует подмножество шины AHB-Lite. Поэтому у меня возник вопрос: можно ли использовать с этим процессорным ядром примеры из репозитория MIPSFpga Plus (у меня печатный букварь Харрисов еще по MIPS, так что не забываю).
Здесь же возникает следующий вопрос: как реализовать шину внутри SoC? Ведь доступа к исходникам MIPSFpga уже нет, репозитории закрыты или удалены. «Дом-то снесли. — Снесли... А стеночка осталась». Нам помогут:
