Статья посвящена актуальной задаче деления тактовых частот, стоящей перед разработчиками широкого спектра цифровых устройств на основе ПЛИС. Предложенные технические решения могут оказаться полезными при проектировании заказных и серийных СБИС. Рассмотрены два примера технической реализации делителей частоты с дробными коэффициентами деления 3:2 и 5:2. Оба варианта делителей описаны в виде поведенческих моделей на языке Verilog, что позволяет реализовать данные функциональные узлы в объёме ПЛИС различных архитектур и производителей.
Читать полностью »
Рубрика «asic» - 6
Организация делителя частоты с дробным коэффициентом деления в объёме ПЛИС
2016-07-21 в 11:58, admin, рубрики: asic, cpld, fpga, xilinxРазделение control и data plane в сетевом оборудовании
2016-05-18 в 7:21, admin, рубрики: asic, Cisco, control plane, data plane, huawei, juniper, Блог компании CBS, сетевой процессор, Сетевые технологии, метки: control plane, data plane
В работе сетевого устройства можно выделить две абстракции – управляющий уровень (control plane) и передающий уровень (data plane). Сontrol plane отвечает за логику работы сетевого устройства для обеспечения в дальнейшем возможности передачи пакетов (заполнение различных таблиц, например, маршрутизации, отработку различных служебных протоколов ARP/STP/и пр.). Data plane в свою очередь отвечает непосредственно за передачу полезного трафика через наше сетевое устройство. Т.е. сontrol plane нам предоставляет информацию куда и как слать сетевой трафик, а data plane уже выполняет поставленные перед ним задачи. Данные абстракции могут быть выделены как на логическом, так и на физическом уровне. Но всегда ли на сетевом оборудовании присутствует такое разделение и где именно выполняются функции каждой из абстракций? Давайте попробуем в этом разобраться.Читать полностью »
Прототипирование ASIC на FPGA
2015-12-08 в 12:58, admin, рубрики: Aldec, Altera, asic, cadence, fpga, Synopsys, xilinx, МЦСТ, Научно-популярное, Процессоры, Электроника для начинающих Разработка микросхем дело сложное, дорогое и долгое. И цена любой ошибки крайне велика. После изготовления кристалла патчами и обновлениями уже ничего не исправить. Поэтому к проверке проектируемых схем на этапе разработки подходят особенно скрупулёзно. Для каждого функционального блока пишутся блочные тесты во всех рабочих и не рабочих режимах. После интеграции блока в общую схему проводятся системные тесты, как этот блок работает составе системы. Все тесты постоянно крутятся в регрессионном тестировании. Даже есть неформальный признак более менее приемлемого уровня тестирования – когда объем кода тестов в 10 раз больше объема кода тестируемого блока. Но все эти тесты не дают ощущения, что схема жизнеспособна, так как любое моделирование это поведение схемы на протяжении сотен миллисекунд максимум. А в жизни схема должна отработать сотни тысяч часов. Однажды я искал сбой, когда на 1 Гбайт переданной информации терялись 1 или 2 байта и никакие функциональные тесты эту проблему не обнаруживали. И проявлялась эта ошибка только на FPGA прототипе будущей микросхемы. О том какие прототипы делали мы и что вообще твориться в мире расскажет эта статья.
Читать полностью »
Cadence представит Genus на семинарах по разработке микросхем в Питере и Зеленограде
2015-10-06 в 7:18, admin, рубрики: asic, cadence design systems, design automation conference, fpga, Genus, RTL, simulation, sytemverilog, sytnthesis, Verilog, vhdl, итмо, МИЭТ, ниима прогресс, НПЦ Элвис, Процессоры, Электроника для начинающихНовости дружественных организаций (Cadence, МИЭТ, ИТМО, НПЦ Элвис и других):
Cadence Design Systems, одна из двух крупнейших мировых компаний в области автоматизации разработки микросхем, 15-16 октября проведет семинары в Московском институте электронной техники (МИЭТ) в Зеленограде и Питерском Университете ИТМО, в котором (по опыту моей поездки 2012 года) студенты очень хорошо понимают Verilog и системы на кристалле.
В семинарах примут участие и три российские компании «Элекроприбор», НИИМА «Прогресс» и НПЦ «Элвис». См. статью про сотрудничество с Imagination Technologies родственной НПЦ «Элвис» организации «Элвис-Неотек» на сайте Роснано.
Среди презентаций я лично рекомендую посмотреть на новый тул для синтеза Genus — я видел и заснял его презентацию в июне на выставке Design Automation Conference в Сан-Франциско:
Сравнение HP 3PAR 10000 с новой high-end системой HP 3PAR 20000
2015-06-18 в 11:15, admin, рубрики: all-flash, asic, high-end система, HP, trinity, Блог компании Тринити, ит-инфраструктура, контроллер, Технология 3PAR Persistent Checksum, тринити, хранение данных, метки: high-end системаНа прошедшей конференции HP Discover была объявлена новая high-end система HP 3PAR 20000 (модель 20800 поддерживает и ssd, и обычные диски, а модель 20850 — только ssd). По сравнению с 3PAR 10000, изменений довольно много (в ознаменование этого и номер модели поменялся в 2 раза), система стала не только заметно производительнее, а также избавилась от рудиментарного fibre channel в качестве интерконнекта между контроллерами и дисковыми полками. С учетом того, что “десятитысячник” уже давно просился на покой, я даже немного удивлен, что этот анонс произошел сейчас, а не в прошлом году.
Исходники промышленных процессоров станут доступными для университетов
2015-04-21 в 6:11, admin, рубрики: asic, fpga, Verilog, vhdl, Анализ и проектирование систем, программирование микроконтроллеров, Процессоры, Разработка для интернета вещей, системы на кристалле, Электроника для начинающихГоспода! На днях Imagination Technologies (компания, которая спроектировала графический процессор PowerVR GPU внутри Apple iPhone) и Xilinx (компания №1 в ПЛИС-ах / FPGA) начали понемногу предавать гласности несколько иконоборческую инициативу по бесплатной раздаче университетам исходников современного индустриального процессорного ядра MIPS microAptiv UP, которое используется например в микроконтроллере Microchip PIC32MZ. Студенты смогут менять команды этого процессора, добавлять к нему свои периферийные устройства и реализовывать полученный дизайн на ПЛИС-ах.
Вот линк на сообщение о семинаре 13-14 мая возле Лос-Анжелеса, на котором Imagination и Xilinx будет показывать новый продукт под названием MIPSfpga представителям academia — imgtec.com/mipsfpga
Фактически MIPSfpga — это бесплатная лицензия на базовую конфигурацию экономичного процессорного ядра MIPS microAptiv UP, которое предоставляется в исходных текстах на языке описания аппаратуры Verilog. Это то же самое ядро, которое продается коммерческим клиентам за сотни тысяч долларов. MIPS microAptiv UP — это простой дизайн с пятью стадиями последовательного конвейера (как в учебниках компьютерной архитектуры), но в нем есть кэши и TLB MMU. TLB MMU позволяет даже использовать на нем Линукс.
Описание ядра www.imgtec.com/mips/aptiv/microaptiv.asp
Метастабильность триггера и межтактовая синхронизация
2015-04-17 в 7:16, admin, рубрики: asic, clock domain crossing, dff, flip-flop, fpga, metastability, метастабильность, программирование микроконтроллеров, триггер, Электроника для начинающих Удивительный факт, но многие студенты, успешно прошедшие курс цифровой электроники, остаются в неведении о таком явлении, как метастабильность (либо считают его столь малозначимым, что примерно через 2 дня после экзамена напрочь забывают). Между тем, сбои в работе устройства, вызванные метастабильностью диагностируются крайне трудно. Если вы узнали себя в таком студенте, и если вы хоть как-то связаны с разработками на базе цифровых микросхем — крайне рекомендую к прочтению данный текст. Возможно, что потратив 10 минут сейчас вы сэкономите многие дни, проведенные за отладкой в будущем.
Как живёт китайская ферма биткойнов оборотом 1,5 млн долларов в месяц
2015-02-07 в 15:15, admin, рубрики: asic, bitcoin, Motherboard, Vice, биткойн, видео, Железо, китай, Криптовалюты, майнинг криптовалют, Финансы в IT-индустрии, метки: Bitcoin, Китай, криптовалютыЧетыре человека контролируют 3 % от всей сети Bitcoin
В сельской местности провинции Ляонин на северо-востоке Китая в бывшем здании завода на втором этаже расположена биткойн-ферма, которую под условием нераскрытия местоположения посетили представители журнала Vice. Это всего лишь одна из шести площадок, которыми владеет группа из четырёх человек. Всего на октябрь прошлого года они располагали компьютерной мощью в 8 петахэшей в секунду. Это 3 процента всей сети Bitcoin.
Читать полностью »
LinkMeUp. Выпуск №23. Compass-EOS — первый маршрутизатор с оптической коммутацией в пределах платы
2015-01-25 в 8:59, admin, рубрики: asic, Compass-EOS, fpga, linkmeup, подкасты, я пиарюсь В 22-м выпуске подкаста мы разговаривали об аппаратной базе современных маршрутизаторов и коммутаторов — ASIC и FPGA, передача данных в пределах платы, его обработка, программирование FPGA.
В тот раз мы не затронули фабрики коммутации, которые обеспечивают, как передачу данных между линейными платами, так и между сетевыми процессорами одной платы. Случаются в нашей жизни ситуации, когда именно фабрики коммутации становятся узким местом и возникает понятие Back Pressure.
В 23-м выпуске Александр Клиппер рассказывает о маршрутизаторе Compass-EOS, в котором полностью отказались от фабрик коммутации в пользу так называемых D-Chip — эксклюзивная разработка компании Compass-EOS. Теперь все чипы и платы могут общаться друг с другом напрямую. Это становится возможным, поскольку чипы взаимодействуют в оптической среде, показатели которых значительно выше, чем у медного проводника.
Но лучше, чем инженер вендора я об этом не расскажу.
Кроме того, Дмитрий Булыгин представляет вторую часть Истории Связи. От открытия удивительных свойств электричества переходим к первым телеграфам. А ещё про то, как Морзе придумал свою азбуку и внедрил её в телеграф, про первые факсы и роль русских учёных.
Скачать файл подкаста.
Подписаться на podfm. Добавить RSS в подкаст-плеер.
Скачать все выпуски подкаста вы можете с помощью BT Sync (код: BYENRHD5UNKD5ZDIYFSB63WG2PEY2GIUN) или с яндекс-диска.
LinkMeUp. Выпуск №22. НТЦ Метротек. Разработка ПО для чипов FPGA. Измерительное оборудование Ethernet
2014-12-25 в 9:05, admin, рубрики: asic, fpga, linkmeup, Метротек, подкасты, я пиарюсьТрансляция 22-го предновогоднего выпуска подкаста linkmeup оказалась взрывной, а последующая публикация 10-й части СДСМ закрепила успех. Был аншлаг и по количеству слушателей и по количеству новых участников группы вк и по качеству комментариев в джаббере.
И тому есть причина — тема выпуска — Измерение качества каналов и разработка ПО для чипов FPGA для обработки 100 Гб/с без потерь.
В гостях у нас сотрудники НТЦ Метротек: Павел Курочкин (директор по разработке ПО) и Иван Шевчук (инженер-разработчик FPGA).
В подкасте мы обсуждаем:
- Линейки оборудования Метротек — измерительное оборудование, коммутаторы, специальные разработки.
- Методология измерения каналов связи и в частности Ethernet: двусторонние и односторонние задержки, джиттер, пропускная способность, BERT.
- Стандарты измерения: RFC2544 и Y.1564, OAM, TWAMP/OWAMP.
- Чипы FPGA. Для чего используются, чем отличаются от ASIC.
- Разработка FPGA для обработки трафика Ethernet на скорости 100 Гб/с. Проблемы, решения, принципиальные схемы.
Кроме того, в 22-м выпуске мы начинаем рубрику «История связи». Вести её будет Дмитрий Булыгин. В первой части рассказ об открытии электричества и самых первых прототипах телеграфа.
Скачать файл подкаста.
Хранилище подкастов rpod.ru почил в бозе вместе со своим RSS, поэтому старая лента iTunes больше неактуальна.
Вы можете подписаться на продолжение и добавить в свой плеер RSS с podfm.ru.
Скачать все выпуски подкаста вы можете с помощью BT Sync (код: BYENRHD5UNKD5ZDIYFSB63WG2PEY2GIUN) или с яндекс-диска.
Хронометраж:
0:00:00 — 0:27:47: Вступление и новости.
0:27:47 — 0:40:40: Рубрика «История связи» от Дмитрия Булыгина.
0:40:40 — 0:50:56: НТЦ Метротек. История, разработки. Павел Курочкин.
0:50:56 — 1:54:20: Измерение параметров каналов связи. Павел Курочкин.
1:54:20 — 2:11:30: Линейки оборудования Метротек и положение на рынке. Павел Курочкин.
2:11:30 — 3:02:16: Разработка ПО для чипов FPGA. Иван Шевчук.