Рубрика «risc-v» - 3
Десять распространенных заблуждений, связанных с RISC-V
2025-07-01 в 8:00, admin, рубрики: opensource, risc-v, risc-v alliance, Заблуждения о RISC-V, Мифы о RISC-V, РИСК-5Готовность RISC-V для мобильных устройств: чекап середины 2025 года
2025-06-11 в 9:09, admin, рубрики: risc-v, RVA23, мобильные устройстваУ вас есть мобильное устройство с процессором RISC-V? Вопрос странноватый, но ответ может быть сложнее, чем кажется. Например, архитектуру RISC-V использует чип безопасности в Google Pixel 6. Конечно, процессоры смартфонов в основном задействуют архитектуру ARM — созданную, кстати, по принципам архитектуры сокращенного набора команд (RISC, Reduced Instruction Set Computer). Зачем же здесь RISC-V? На пятом митапе Российского Альянса RISC-V и YADRO эту тему обсудили эксперты — Сергей Якушкин, Роман Хатько и Антон Афанасьев.
Обучаемся основам компьютерного зрения с помощью Lichee Pi 4A и Python-библиотеки Pillow
2025-05-27 в 11:56, admin, рубрики: Lichee Pi 4A, matplotlib, pillow, python, risc-v, SBC, yolox, Компьютерное зрение, обработка изображений, одноплатный компьютерПривет! На связи команда регионального научно-образовательного центра «Искусственный интеллект и анализ больших данных» при НГТУ им. Р. Е. Алексеева. При поддержке компании YADRO мы изучаем архитектуру RISC-V и компьютерное зрение, чтобы внедрить результаты в учебный процесс.
Зимняя школа RISC-V: измеряем латентность и пропускную способность, оптимизируем приложения на C#
2025-05-05 в 13:01, admin, рубрики: risc-v, бенчмаркинг, зимняя школа risc-v, оптимизация приложений, сезон open source, студенты, студенческие проектыЗимняя школа RISC-V — совместный проект YADRO и ведущих технических вузов России и Беларуси. В этом году зимняя школа прошла во второй раз: 12 лекций по разработке на RISC-V в январе и проектная работа с защитой в начале февраля. Далее в статье мы расскажем об итогах школы, дадим слово кураторам и начнем делиться самыми интересными проектами потока.
YADRO x Альянс RISC-V: что было на самом большом митапе в России по открытой архитектуре
2025-05-02 в 10:02, admin, рубрики: risc-v, асу тп, открытая архитектураФакт: как минимум 150 человек в нашей стране интересуются RISC-V настолько, что их не пугает девятибалльный шторм. Примерно столько мы собрали в офлайне 14 марта в Москве на совместном митапе YADROЧитать полностью »
Разработка отладочной платы на микроконтроллере К1921ВГ015
2025-04-20 в 13:15, admin, рубрики: risc-v, К1921ВГ015, отладочная плата, разработка схем
Приветствую!
Как я уже писал ранее, я не удержался и приобрел микроконтроллер К1921ВГ015. Так как пожеланий по отладочной плате после моей статьи почти не поступило, решил выжать из контроллера все по максимуму. Хотелось получить макет сразу с хорошим набором интерфейсов. Как мне показалось, это будет интереснее, чем голая плата с питанием и штыревыми разъемами. Читать полностью »
OpenBLAS-gemm отстаёт на RISC-V
2025-04-20 в 7:15, admin, рубрики: gemm, OpenBLAS, risc-v, производительностьНебольшие заметки про модель памяти на примере RISC-V
2025-03-29 в 9:15, admin, рубрики: risc-v, модель памятиИдея статьи родилась после прочтения многочисленных источников в интернете по барьерам и моделям памяти.Так же, был просмотрены соответствующие видео с разъяснением. Много где в целом всё достаточно хорошо разжевано. Статья не претендует на исчерпывающий материал. Скорее, это обзорное описание на тему модели памяти в связке с RISC-V. Не рассчитана на entry level, рекомендуется сперва почитать что нибудь вводное.
Cтандарт RISC-V RV32I и математика с плавающей точкой
2025-03-25 в 11:49, admin, рубрики: gcc, r32l, risc-vНикакое серьезное вычисление невозможно без чисел с плавающей запятой, но, как известно, стандарт RISC-V RV32I не содержит команд умножения и деления. Достаточно ли будет в софт-ядре реализовать стандарт RV32I, чтобы можно было вычислять что-то серьезное? В этой статье на примере RISC-V процессора YRV, описанного в книге Inside an Open-Source Processor, мы рассмотрим, как, используя компилятор GCC, рассчитать такие тригонометрические функции, как синус, косинус, тангенс, выведем на экран результат и даже нарисуем олдскульную синусоиду в VGA-режиме.
Векторизация в RISC-V. Основы
2025-03-21 в 11:00, admin, рубрики: asic, risc-v, simd, SystemVerilog, векторизацияМногие современные вычислительные задачи, в частности повсеместная обработка изображений и звука или работа с матрицами для ИИ, хорошо поддаются параллелизации на уровне данных. Входные данные таких задач представлены в виде большого вектора данных, элементы которого можно обрабатывать независимо. Чтобы ускорить вычисления с векторами, производители процессоров добавили в архитектуры специальные Single Instruction, Multiple Data инструкции, которые позволяют работать за одну инструкцию сразу с несколькими элементами.